Rangkaian Sekuensial Sinkron
Rangkaian digital baik kombinasional maupun sekuensial telah dipelajari di bab-bab sebelumnya. Rangkaian kombinasional mempunyai keluaran yang nilainya hanya tergantung dari masukan pada saat itu, sedangkan rangkaian sekuensial mempunyai keluaran yang ditentukan oleh masukan saat itu dan keadaan rangkaian sebelumnya.Dalam bab ini akan dibahas tentang perancangan rangkaian sekuensial sinkron. Rangkaian ini bersifat sekuensial, yaitu keluaran rangkaian tergantung dari keadaan rangkaian sebelumnya dan membutuhkan elemen penyimpan berupa flip-flop. Rangkaian bersifat sinkron karena perilaku rangkaian dibangkitkan oleh transisi sumber detak yang sama, yaitu sinyal Clk
Rangkaian sekuensial sinkron dirancang menggunakan diagram FSM (FSMFSM) atau mesin keadaan terbatas, sehingga disebut juga rangkaian FSM. Rangkaian FSM tersusun atas bagian kombinasional dan bagian sekuensial. Model FSM yang sering digunakan adalah model Moore dan Mealy.
http://didik.blog.undip.ac.id/2014/03/23/rangkaian-sekuensial-sinkron/
